SPIEEPROM複数使用時の構成例
＜SPI＞
EEPROMデバイスのCSB端子をそれぞれBus masterで独立して制御をします。
他の通信線は、共用で使用出来ます。
これにより、Device1/Device2を独立して、アクセスすることが可能となります。
EEPROMデバイスのCSB端子をそれぞれBus masterで独立して制御をします。
他の通信線は、共用で使用出来ます。
これにより、Device1/Device2を独立して、アクセスすることが可能となります。
