ADCADC 基本形2(パイプライン型)

動作

一般的な1.5bit/ステージ構成の場合、MSBを決めるステージ1から順番にパイプライン動作で以下の処理を繰り返します。（VREF：基準電圧）

• アナログ入力を標本化(S&H)します。
• 同時にアナログ入力をA/Dコンバータ(ADC)で3値(1.5bit)のデジタル値に変換します。（ここでステージのデジタル出力が確定します。）
  • アナログ入力≦-VREF/4→ D="00"
  • -VREF/4＜アナログ入力≦+VREF/4→ D="01"
  • +VREF/4＜アナログ入力→D="10"
• 3値(1.5bit)のデジタル値をD/Aコンバータ(DAC)でアナログ値に変換します。
  • D="00" → DAC出力：-VREF/2
  • D="01" → DAC出力：0
  • D="10" → DAC出力：+VREF/2
• 標本化した電圧からDAC出力電圧を引いたものを2倍に増幅し次ステージへ出力します。

LSBを決めるステージNの処理が完了すると、各ステージ間の遅延を補正しそれぞれのデジタル出力を加算することで、デジタル信号への変換が完了します。

特徴

• 高分解能が実現可能です。（16ビット程度まで）
• 高速に変換が可能です。（サンプリング周波数が200MHz程度まで）
• パイプライン動作によりデジタル信号が出力されるまでの待ち時間が必要なため、 制御などリアルタイム性が必要なアプリケーションには向きません。