DDR-SDRAM用 ターミネーション用 リニア電源 - BD3532F
BD3532Fは、JEDEC準拠のDDR－SDRAMに対応する、ターミネーション・レギュレータです。N-MOSFETを内蔵しシンク/ソースで最大3Aまで供給できるリニア電源です。内部のOP-AMPを高速設計することで優れた過渡応答特性を実現しています。内部のN-MOSFETを駆動するため、バイアス用電源に、5.0Vが必要です。JEDECで定められた電圧精度を保つために、独立した基準入力ピン (VDDQ) と独立したフィードバックピン (VTTS) を持っており、優れた出力電圧精度、ロードレギュレーションを実現しています。また、DDR-SDRAM、メモリーコントローラ用の基準電源出力ピン (VREF) を持っています。ENピン=Lの場合、VTT出力は、Hi-Zとなっていますが、VREF出力は維持されており、DDR-SDRAM のSelf Refreshステートに対応しています。
×
特性:
グレード
Standard
ch
1
Vin(Min.)[V]
4.3
Vin(Max.)[V]
5.5
Vin 2ch[V]
1.0 to 5.5
Iout(Max.)[A]
3.0
Circuit Current[mA]
2.0
Thermal Shut-down
Yes
Under Voltage Lock Out
Yes
動作温度範囲(Min.)[°C]
-40
動作温度範囲(Max.)[°C]
100
特長:
- ターミネーション用プシュプル電源内蔵 (VTT)
- 基準電圧回路内蔵 (VREF)
- イネイブル機能内蔵
- 低入力誤動作防止回路内蔵 (UVLO)
- 過熱保護回路内蔵 (TSD)
- Dual Channel対応 (DDR-II)
