BD3531F
1.5A DDR-SDRAM用 ターミネーション用 リニア電源

BD3531Fは、JEDEC準拠のDDR－SDRAMに対応する、ターミネーション・レギュレータです。N-MOSFETを内蔵しシンク/ソースで最大1.5Aまで供給できるリニア電源です。内部のOP-AMPを高速設計することで優れた過渡応答特性を実現しています。内部のN-MOSFETを駆動するため、バイアス用電源に、5.0Vが必要です。JEDECで定められた電圧精度を保つために、独立した基準入力ピン (VDDQ) と独立したフィードバックピン (VTTS) を持っており、優れた出力電圧精度、ロードレギュレーションを実現しています。また、DDR-SDRAM、メモリーコントローラ用の基準電源出力ピン (VREF) を持っています。ENピン=Lの場合、VTT出力は、Hi-Zとなっていますが、VREF出力は維持されており、DDR-SDRAMのSelf Refreshステートに対応しています。

データシート 在庫確認*
* 本製品は、STANDARD GRADEの製品です。
車載機器への使用は推奨されていません。
データシート 在庫確認*
  • モデルとツール  
  • パッケージと品質データ  
  • FAQ
  • お問い合わせ

主な仕様

 
形名 | BD3531F-FE2
供給状況 | 推奨品
パッケージ | SOP8
包装数量 | 2500
最小個装数量 | 2500
包装形態 | テーピング
RoHS | Yes

特性:

グレード

Standard

ch

1

Vin(Min.)[V]

4.5

Vin(Max.)[V]

5.5

Vin 2ch[V]

1.0 to 5.5

Iout(Max.)[A]

1.5

Circuit Current[mA]

2.0

Thermal Shut-down

Yes

Under Voltage Lock Out

Yes

動作温度範囲(Min.)[℃]

-10

動作温度範囲(Max.)[℃]

100

パッケージサイズ [mm]

5x6.2 (t=1.71)

特長:

  • ターミネーション用プシュプル電源内蔵 (VTT)
  • 基準電圧回路内蔵 (VREF)
  • イネイブル機能内蔵
  • 低入力誤動作防止回路内蔵 (UVLO)
  • 過熱保護回路内蔵 (TSD)
  • Dual Channel対応 (DDR-II)
SHOW/HIDE COLUMNS
新商品一覧

デザインリソース

 

技術記事

回路設計・検証

  • リニアレギュレータの基礎
  • リニアレギュレータのスペック
  • リニアレギュレータの逆電圧保護
  • リニアレギュレータの電源 オン/オフ特性
  • リニアレギュレータの簡易的な安定性実験
  • LDO の並列接続
  • 電源が起動しないトラブル事例
  • 汎用電源ICによる電源シーケンス回路
  • リニアレギュレータやローパスフィルタを用いたスイッチングノイズ抑圧方法
  • 周波数特性分析器（FRA）による位相余裕測定方法
  • BAxxCC0 シリーズの出力セラミックコンデンサを使用した回路
  • パワー測定におけるプローブ校正の重要性 デスキュー編
  • バイパスコンデンサのインピーダンス特性

熱設計

  • 熱設計とは
  • 熱抵抗と放熱の基本
  • 過渡熱抵抗データからジャンクション温度を求める方法
  • リニアレギュレータの熱計算
  • パッケージの熱抵抗、熱特性パラメータについて

モデルとツール

2D/3D/CAD

  • SOP8 Footprint / Symbol
  • SOP8 3D STEP Data

パッケージと品質データ

パッケージ情報

  • 実装仕様書
  • 耐ウィスカ性能について

製造データ

  • 製造工場一覧

環境データ

  • UL94 難燃性クラスについて
  • ELV指令適合証明書
  • REACH高懸念物質（SVHC）の含有報告書
  • RoHS委員会委任指令適合証明書

輸出関連情報

  • 輸出貿易管理令について
  • 米国輸出規制 (EAR) について