CMOSコンパレータについて、電源投入シーケンスで電源電圧(VDD/V+)＜入力端子電圧となる場合の挙動や懸念点を教えて下さい。|FAQ|ROHM Semiconductor

FAQ's

CMOSコンパレータについて、
電源投入シーケンスで電源電圧(VDD/V+)＜入力端子電圧となる場合の挙動や懸念点を教えて下さい。
- CMOSコンパレータには、入力端子から電源端子に向かって静電保護ダイオードがあるため、入力端子に電源電圧+1VF(約0.6V)以上の電圧が印加されるとダイオードに電流が流れ、劣化や破壊の原因になります。入力電圧は、絶対最大定格(電源電圧+0.3V)を超えないようにしてください。0.3Vを超えることが避けられない場合は、直列抵抗を挿入しダイオードに流れる電流を入力電流の絶対最大定格10mA以下に制限してください。
  両方もしくは片方の入力電圧が、電気的特性の同相入力電圧範囲以上で絶対最大定格の同相入力電圧以下の場合は、出力は電源レベルかGNDレベルのどちらかに固定されます。再度入力電圧が同相入力電圧範囲になれば通常動作します。また、入力電圧印加時に電源OFF状態の場合、静電保護ダイオード経由で電源が供給され、ICが意図せず動作する可能性があります。