Downloading...

24bit Clockless Link™ レシーバ - BU17102AKV-M

BU17102AKV-Mは、ローム独自のCDR(Clock Data Recovery)方式で、低消費電力化と低EMI化を実現している差動シリアルインタフェースLSIです。BU17101AKV-Mとの接続により、24ビットのCMOSレベル信号をシリアル化し、1ペアの差動配線で伝送することができます。トランスミッタ-レシーバの間は差動配線のみで、レシーバからのリターンパスがありません。リセット配線及びリンク同期制御配線が不要であり、自動的にリンク接続を確立します。

形名
供給状況
パッケージ
包装数量
最小個装数量
包装形態
RoHS
BU17102AKV-ME2 供給中 VQFP48 1500 1500 テーピング Yes
 
特性:
Sub Family Clockless Link SerDes
機能 Deserializer
入力信号タイプ Clockless Link
出力信号タイプ LVCMOS
入力チャンネル数 1
クロック周波数 (Min.) [MHz] 30
クロック周波数 (Max.) [MHz] 51
Clockless 伝送レート [Gbps] 1.63
パラレルバス幅 24
電源電圧 (Min.) [V] 2.3
電源電圧 (Max.) [V] 3.6
動作温度範囲(Min.)[°C] -40
動作温度範囲(Max.)[°C] 85
特長:
    • 最大1.63Gbpsの高速差動インタフェース搭載
    • 外付けの基準クロックを必要としないCDR回路を採用
    • トランスミッタ-レシーバ間に、リセット配線及びリンク同期制御配線は不要
    • 独自のDCバランス・プロトコルとスクランブル化により低EMI伝送を実現
    • パラレル出力はスルーレートを制御した2段階の能力切り替え
 
 
 
 
技術資料
形名の構成

For ICs