Downloading...

System PMIC for Battery Powered Systems - BD71815AGW

BD71815AGWは、ロームが得意とするアナログ設計技術を駆使し、「i.MX 7Solo/7Dual」プロセッサの駆動に最適な電源システムを実現します。従来品同等の高い電力変換効率(82%以上)を確保した上で、アプリケーションにおける低消費電力化のカギとなるスタンバイ時の消費電流をさらに16%削減※1することに成功しました。また、30V耐圧の入力過電圧保護(OVP)付きLi-ionバッテリチャージャ、LEDドライバ(6灯)を内蔵。スイッチング周波数の高速化(6MHz)による外付けコイルの小型化、搭載機能の最適化、WL-CSPを採用した小型パッケージ(16mm²: 従来面積比75%減)の採用により外付け部品を含めた大幅な実装面積の削減を実現しました。さらにクーロンカウンタを内蔵し、ローム独自のアルゴリズムを搭載したリファレンスソフトウェアを用いることにより高精度な電池残量監視を可能としました。本製品はモバイル機器で必要とされる「低消費電力」、「小型」、「高精度」に大きく貢献します。
※1 Buck converter部のチャンネルあたりの消費電流



データシート

サポートドキュメント
レイアウト・スケマティックデータ
SOM ボード情報(外部サイト)

* 本製品は、STANDARD GRADEの製品です。車載機器への使用は推奨されていません。
形名
供給状況
パッケージ
包装数量
最小個装数量
包装形態
RoHS
BD71815AGW-E2 供給中 UCSP55M4C 2500 2500 テーピング Yes
 
特性:
Vin1(Min.)[V] 3.5
Vin1(Max.)[V] 28.0
Channel(DCDC)[ch] 5
Channel(LDO)[ch] 8
動作温度範囲(Min.)[°C] -40
動作温度範囲(Max.)[°C] 85
特長:
    • 5 buck converters
    • 3 general-purpose LDOs
    • LDO for DDR Reference Voltage (DVREF)
    • LDO for Secure Non-Volatile Storage (SNVS)
    • LDO for Low-Power State Retention (LPSR)
    • LDO for SD Card with dedicated enable terminal
    • LDO for SD Card Interface with dedicated terminal to dynamically change output voltage
    • White LED Boost Converter
    • Single-cell Linear LIB Charger with 30V OVP
    • Voltage Measurement for Thermistor
    • Embedded Coulomb Counter for Battery Fuel Gauging
    • Battery Monitoring and Alarm Output
    • Real Time Clock with 32.768kHz crystal oscillator
    • 1 GPO Open Drain or CMOS Output Selectable
    • Power Control I/O
    • 1 LED Indicator
    • I²C interface
 
 
新しく追加された製品
関連する新製品 / 更新製品  パワーマネジメント / 電源IC
形名 製品名 パッケージ データシート ネット商社在庫
BD71805MWV Freescale i.MX 6SoloLite アプリケーション・プロセッサ向けPMIC UQFN64MV8080  
BD7185AGWL 携帯電話用パワーマネジメントLSI UCSP50L3C   在庫確認
BD71801GWL 携帯電話用パワーマネジメントLSI UCSP50L3C   在庫確認
BH6172GU 高効率 DC/DCコンバータ内蔵 システムレギュレータ VCSP85H2   在庫確認
新商品情報
 
 
技術資料
Platfrom Design Guide

The “BD71815AGWP latform Design Guide” provides design guideline which is recommended to PCB layer stack up, the components placement and the PCB routing. To reduce the risk that comes from PCB layout or parts placement, the guideline is strongly recommended to be adapted to the PCB design.

Reference BOM List

Excel: 18KB

Layout Data

Cadence Allegro: 1.6MB

Schematic Data

Cadence OrCad: 0.4MB

Schematic Data

PDF: 82KB

パッケージの熱抵抗、熱特性パラメータについて

パッケージの熱抵抗と熱特性パラメータの定義及びその活用方法

形名の構成

For ICs